ニソールの伝送線路解析ツール/ プリント基板設計CAD「CADLUS Sim」

DDR SDRAM と FPGA 間の 配線設計を体験する

DDR SDRAMのバスは100MHz超と高速で,パターン配線 によって生ずる各信号同士の遅延を嫌う.そのため伝送線路シ ミュレータを利用して遅延の生じない配線設計を行うことが多 い.ここではニソールの伝送線路解析ツール兼プリント基板設 計CAD「CADLUS Sim」を利用して,FPGAとDDR SDRAM 間の配線パターンの遅延を解析する. (編集部)

本稿ではFPGA と DDR SDRAM を接続した配線パター ンを、シミュレータを使って検証します.まず初めに、今 回使う FPGA「XC4VLX25FF668」の IBIS モデルを Xilinx 社の Web ページ (http://japan.xilinx.com/support/ download/virtex4ibis.htm) から入手し、CADLUS Sim を インストールしたフォルダ…¥Cadlus_Sim_体験版¥CQ¥IBIS に入れてください.

1.基板上に部品を配置

今回のシミュレーションに利用する部品はFPGA(米国 Xilinx社のXC4VLX25FF668),二つのDDR SDRAM(エ ルピーダメモリのEDD5116AGTA),ダンピング抵抗で す.回路図(図1)は本ソフトウェアをインストールした フォルダ…¥Cadlus_Sim_体験版中にSAMPLE1_A.PDF として収録されています.最初にFPGA(IC3),DDR SDRAM(IC4,IC5)の三つを,おおよその位置に配置しま す.あまり近づけるとダンピング抵抗が入りませんから, 最初はIC3,IC4,IC5を少し離します.IC4とIC5は長手 方向に並べるときれいに配線できそうです. では、CADLUS Sim (以降、CADとする)を起動します. 操作方法は「ファイル」→「開く」で基板選択画面が表示され るので、「ESC_SAMPLE1_A.COMP」を選択します. はい/ いいえを聞いてきますので、[はい]を選択し、「基板作成準 備の確認!」は[OK]を押すとパターン図が表示されます.

佐藤一生

IC3, IC4, IC5の間にダンピング抵抗を入れますが, ど のダンピング抵抗をどの位置に入れればよいでしょうか. 配置の美しさからすると,基板の左からIC3,長手方法に並 べたダンピング抵抗,長手方法に並べたIC4とIC5になりま す.これを基準にしてダンピング抵抗の位置を決めます.

「表示」→「ネット表示」→「全ネット表示」でラッツネット(パターンになっていない結線情報の線)を表示してください. ダンピング抵抗を少し動かすと,そのダンピング抵抗につながったラッツネットが動きます.そのラッツネットが全体的に短くなるようにします.

次にダンピング抵抗の位置を電気的に考えます. ダンピ ング抵抗は出力ピンのそばに置くようにします. ですから, FPGAの出力であるCLK, /CK, A0~A12, BA0, BA1, /WE, /CAS, /RASに接続する抵抗は, できるだけ FPGAに近づけます. D0~D31のような双方向のパスは, FPGAとDDR SDRAMの中間に配置しましょう. なお, ここまでの作業内容はESC_SAMPLE1_A.COMPに反映し てあります(図2).

● ラッツネットの交差を最小にするために FPGA の端子 配置を修正

再度, 配線(ラッツネット)を見てみましょう. DDR

word FPGA, XC4VLX25FF668, DDR SDRAM, CADLUS Sim, IBIS モデル, virtex4.ibs, edd5116agta401.ibs

無償ツールで 設計効率の向上を体験





図3 パターン配線を終えたファイルESC_SAMPLE1_

図1 DDR SDRAM と FPGA 間の配線

C.COMP の一部

CADLUS Sim をインストールしたフォルダ…¥Cadlus Sim 体験版中にSAMPLE1 A.PDF として収録されている.

SDRAMとダンピング抵抗の間は配線パターンを引けそう ですが、ダンピング抵抗と FPGA の間はラッツネットの交 差が多いので、パターンの引き回しが大変そうです。配線 がスムーズになるように、ラッツネットの交差を最小限に することが最終的に良いパターンになります.

では、どのようにすればラッツネットの交差が最小限に なるのでしょうか、答えはパターンに合わせて回路図を修 正することです. FPGAを使っているので、FPGAのピン 配置をパターンの配線に都合の良いように変えます。さら にダンピング抵抗もパターンの配線に都合の良いように変 えていきます. CAD上でラッツネットを確認しながら回 路を修正していきます.

回路図をSAMPLE1_A.PDFからSAMPLE1_B.PDFに 修正します. 配置図もESC_SAMPLE1_B.COMPになりま す. CAD上でESC_SAMPLE1_B.COMPを開くと、変更 済みの配置を見ることができます.

2. パターン配線を行う

それではパターンを引いていきます。どうすれば等長も 含め特性の良い基板ができるでしょうか. そのためには.

- ●信号をブロックごとに集める.
- ●なるべく配線同士の交差をなくし、パターン長を短くす る.
- ●等長配線長は、引き回しの一番長い線に合わせることに なる. 一番長い線をできるだけ短くする.



図2 FPGA とDDR SDRAM, ダンピング抵抗間にラッツネット を張り巡らせた様子

●特にBGA は回路図からパターン・イメージが分かりに くいので、CAD上で確認する.

などが挙げられます. これらを考慮し, パターン配線を行 います. パターン配線を終えたファイルがESC SAMPLE1 C.COMP $\mathcal{C} \mathcal{T}$ (\mathbb{X} 3).

等長配線にするのは、基板のパターン長による遅延誤差 を抑えるためです。特にディジタル回路の場合、複数の線 がクロックのタイミングで動作します.

この複数の線を等長にしなかったらどうなるでしょうか. 基板の表面層では1mm当たり、おおむね2ps~10ps遅れ ます. 等長配線しないで50mmの配線差があると50mm× 10ps/mm = 500psの遅延差がでます.

クロックは、20MHz 程度のCPUの場合は1クロックが